一、MOS管启动电路综述在操纵MOS管策画开关电源兴许马达启动电路的功夫，大部份人都市思考MOS的导通电阻，最大电压等，最大电流等，也有良多人只是思考这些要素。如许的电路兴许是能够办事的，但并不是突出的，做为正式的产物策画也是不许可的。1、MOS管品种和布局MOSFET管是FET的一种（另一种是JFET），能够被制形成巩固型或耗尽型，P沟道或N沟道共4种典型，但本质运用的惟有巩固型的N沟道MOS管和巩固型的P沟道MOS管，因此常常提到NMOS，兴许PMOS指的便是这两种。至于为甚么不操纵耗尽型的MOS管，不倡议寻根究底。关于这两种巩固型MOS管，较量罕用的是NMOS。缘故是导通电阻小，且轻易建造。因此开关电源和马达启动的运用中，寻常都用NMOS。上面的讲解中，也多以NMOS为主。MOS管的三个管足之间有寄生电容存在，这不是咱们需求的，而是由于建造工艺束缚形成的。寄生电容的存在使得在策画或筛选启动电路的功夫要费事一些，但没有法子防备，后边再详细讲解。在MOS管旨趣图上能够看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在启动感性负载（如马达），这个二极管很要害。趁便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部常常是没有的。2、MOS管导通特点导通的事理是做为开关，相当于开关紧闭。NMOS的特点，Vgs大于肯定的值就会导通，适合用于源极接地时的状况（低端启动），只需栅极电压到达4V或10V就能够了。PMOS的特点，Vgs小于肯定的值就会导通，适合用于源极接VCC时的状况（高端启动）。不过，即使PMOS能够很便利地用做高端启动，但由于导通电阻大，代价贵，交换品种少等缘故，在高端启动中，常常依旧操纵NMOS。3、MOS开关管损失无论是NMOS依旧PMOS，导通明都有导通电阻存在，如许电流就会在这个电阻上耗费能量，这部份耗费的能量叫做导通花费。筛选导通电阻小的MOS管会减小导通花费。如今的小功率MOS管导通电阻寻常在几十毫欧左右，几毫欧的也有。MOS在导通和截至的功夫，肯定不是在刹时告竣的。MOS两头的电压有一个下落的历程，流过的电流有一个高涨的历程，在这段工夫内，MOS管的损失是电压和电流的乘积，叫做开关损失。常常开关损失比导通损失大良多，并且开关频次越快，损失也越大。导通刹时电压和电流的乘积很大，形成的损失也就很大。收缩开关工夫，能够减小屡屡导通时的损失；低沉开关频次，能够减小单元工夫内的开关次数。这两种法子均能够减小开关损失。4、MOS管启动跟双极性晶体管比拟，寻常以为使MOS管导通不需求电流，只需GS电压高于肯定的值，就能够了。这个很轻易做到，不过，咱们还需求速率。在MOS管的布局中能够看到，在GS，GD之间存在寄生电容，而MOS管的启动，本质上便是对电容的充放电。对电容的充电需求一个电流，由于对电容充电刹时能够把电容当做短路，因此刹时电流会较量大。筛选/策画MOS管启动时第一要仔细的是可供给刹时短路电流的巨细。第二仔细的是，广泛用于高端启动的NMOS，导通时需求是栅极电压大于源极电压。而高端启动的MOS管导通时源极电压与漏极电压（VCC）不异，因此这时栅极电压要比VCC大4V或10V。如果在统一个系统里，要获得比VCC大的电压，就要特意的升压电路了。良多马达启动器都集成了电荷泵，要仔细的是理当筛选恰当的外接电容，以获得充实的短路电流去启动MOS管。上边说的4V或10V是罕用的MOS管的导通电压，策画时固然需求有肯定的余量。并且电压越高，导通速率越快，导通电阻也越小。如今也有导通电压更小的MOS管用在不同的范围里，但在12V汽车电子系统里，寻常4V导通就够用了。MOS管的启动电路及其损失，能够参考Microchip公司的ANMatchingMOSFETDriverstoMOSFETs。报告得很详细，因此不筹算多写了。5、MOS管运用电路MOS管最显著的特点是开关特点好，因此被宽广运用在需求电子开关的电路中，罕见的如开关电源和马达启动，也有照明调光。二、如今的MOS启动，有几个特其余运用1、低压运用当操纵5V电源，这功夫如果操纵保守的图腾柱布局，由于三极管的be有0.7V左右的压降，致使本质最后加在gate上的电压惟有4.3V。这功夫，咱们采用标称gate电压4.5V的MOS管就存在肯定的危险。一样的题目也产生在操纵3V兴许其余低压电源的形势。2、宽电压运用输入电压并不是一个停止值，它会跟着工夫兴许其余要素而改动。这个改动致使PWM电路提供给MOS管的启动电压是不不乱的。为了让MOS管在高gate电压下平安，良多MOS管内置了稳压管强行束缚gate电压的幅值。在这类状况下，当供给的启动电压高出稳压管的电压，就会引发较大的静态功耗。同时，如果简捷的用电阻分压的旨趣低沉gate电压，就会浮现输入电压较量高的功夫，MOS管办事精良，而输入电压低沉的功夫gate电压不够，引发导通不够完全，进而添加功耗。3、双电压运用在一些把持电路中，逻辑部份操纵典范的5V兴许3.3V数字电压，而功率部份操纵12V乃至更高的电压。两个电压采纳共场合式连贯。这就提议一个请求，需求操纵一个电路，让低压侧能够有用的把持高压侧的MOS管，同时高压侧的MOS管也一样见面临1和2中提到的题目。在这三种状况下，图腾柱布局无奈餍足输出请求，而良多现成的MOS启动IC，仿佛也没有包罗gate电压束缚的布局。三、相对通用的电路电路图下列：图1用于NMOS的启动电路

图2用于PMOS的启动电路这边只针对NMOS启动电路做一个简捷剖析：Vl和Vh离别是低端和高端的电源，两个电压可于是不异的，不过Vl不该该高出Vh。Q1和Q2构成了一个反置的图腾柱，用来实行断绝，同时保证两只启动管Q3和Q4不会同时导通。R2和R3供给了PWM电压基准，过程转变这个基准，能够让电路办事在PWM记号波形较量陡直的场所。Q3和Q4用来供给启动电流，由于导通的功夫，Q3和Q4相对Vh和GND最低都惟有一个Vce的压降，这个压降常常惟有0.3V左右，大大低于0.7V的Vce。R5和R6是反应电阻，用于对gate电压举行采样，采样后的电压过程Q5对Q1和Q2的基极形成一个激烈的负反应，进而把gate电压束缚在一个有限的数值。这个数值能够过程R5和R6来调度。着末，R1供给了对Q3和Q4的基极电流束缚，R4供给了对MOS管的gate电流束缚，也便是Q3和Q4的Ice的束缚。需求的功夫能够在R4上头并联加快电容。这个电路供给了下列的特点：1，用低端电压和PWM启动高端MOS管。2，用小幅度的PWM记号启动高gate电压需求的MOS管。3，gate电压的峰值束缚4，输入和输出的电流束缚5，过程操纵恰当的电阻，能够到达很低的功耗。6，PWM记号反相。NMOS并不需求这个特点，能够过程前置一个反相器来办理。在策画便携式设立和无线产物时，抬高产物机能、伸长电池办事工夫是策画人员需求面临的两个题目。DC-DC更动工具备用率高、输出电流大、静态电流小等益处，格外合用于为便携式设立供电。今朝DC-DC更动器策画手艺进展要紧趋向有：（1）高频化手艺：跟着开关频次的抬高，开关更动器的体积也随之减小，功率密度也获得大幅提拔，动态反应获得革新。小功率DC-DC更动器的开关频次将高涨到兆赫级。（2）低输出电压手艺：跟着半导体系造手艺的陆续进展，微办理器和便携式电子设立的办事电压越来越低，这就请求将来的DC-DC更动器能够供给低输出电压以适应微办理器和便携式电子设立的请求。这些手艺的进展对电源芯片电路的策画提议了更高的请求。首先，跟着开关频次的陆续抬高，关于开关元件的机能提议了很高的请求，同时肯定具备反应的开关元件启动电路以保证开关元件在高达兆赫级的开关频次下寻常办事。其次，关于电池供电的便携式电子设立来讲，电路的办事电压低（以锂电池为例，办事电压2.5～3.6V），于是，电源芯片的办事电压较低。MOS管具备很低的导通电阻，耗费能量较低，在今朝风行的高效DC－DC芯片中多采纳MOS管做为功率开关。不过由于MOS管的寄生电容大，寻常状况下NMOS开关管的栅极电容高达几十皮法。这关于策画高办事频次DC－DC更动器开关管启动电路的策画提议了更高的请求。在低电压ULSI策画中有多种CMOS、BiCMOS采纳自举升压布局的逻辑电路和做为大容性负载的启动电路。这些电路能够在低于1V电压供电前提下寻常办事，并且能够在负载电容1～2pF的前提下办事频次能够到达几十兆乃至上百兆赫兹。本文恰是采纳了自举升压电路，策画了一种具备大负载电容启动技能的，恰当于低电压、高开关频次升压型DC－DC更动器的启动电路。电路基于SamsungAHPBiCMOS工艺策画并过程Hspice仿真考证，在供电电压1.5V，负载电容为60pF时，办事频次能够到达5MHz以上。自举升压电路自举升压电路的旨趣图如图1所示。所谓的自举升压旨趣便是，在输入端IN输入一个方波记号，哄骗电容Cboot将A点电压抬升至高于VDD的电平，如许就能够在B端输出一个与输入记号反相，且高电平高于VDD的方波记号。详细办事旨趣下列。当VIN为高电常常，NMOS管N1导通，PMOS管P1截至，C点电位为低电平。同时N2导通，P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为VDD，电容Cboot两头电压UC≈VDD。由于N3导通，P4截至，因此B点的电位为低电平。这段工夫称为预充电周期。

当VIN变成低电常常，NMOS管N1截至，PMOS管P1导通，C点电位为高电平，约为VDD。同时N2、N3截至，P3导通。这使得P2的栅极电位抬高，P2截至。此时A点电位即是C点电位加之电容Cboot两头电压，约为2VDD。并且P4导通，于是B点输出高电平，且高于VDD。这段工夫称为自举升压周期。本质上，B点电位与负载电容和电容Cboot的巨细相关，能够按照策画需求调度。详细关联将在讲解电路详细策画时详细商议。在图2中给出了输入端IN电位与A、B两点电位关联的示妄念。

启动电路布局图3中给出了启动电路的电路图。启动电路采纳Totem输出布局策画，上拉启动管为NMOS管N4、晶体管Q1和PMOS管P5。下拉启动管为NMOS管N5。图中CL为负载电容，Cpar为B点的寄生电容。虚线框内的电路为自举升压电路。本启动电路的策画头脑是，哄骗自举升压布局将上拉启动管N4的栅极（B点）电位抬升，使得UBVDD+VTH，则NMOS管N4办事在线性区，使得VDSN4大大减小，最后能够实行启动输出高电平到达VDD。而在输出低电常常，下拉启动管自身就办事在线性区，能够保证输出低电平位GND。于是无需添加自举电路也能到达策画请求。思考到此启动电路运用于升压型DC－DC更动器的开关管启动，负载电容CL很大，寻常能到达几十皮法，还需求进一步添加输出电流技能，于是添加了晶体管Q1做为上拉启动管。如许在输入端由高电平变成低电常常，Q1导通，由N4、Q1同时供给电流，OUT端电位敏捷高涨，当OUT端电位高涨到VDD－VBE时，Q1截至，N4连续供给电流对负载电容充电，直到OUT端电压到达VDD。在OUT端为高电平期间，A点电位会由于电容Cboot上的电荷暴露等原于是下落。这会使得B点电位下落，N4的导通性下落。同时由于一样的缘故，OUT端电位也会有所下落，使输出高电平不能保持在VDD。为了防备这类形势的浮现，又添加了PMOS管P5做为上拉启动管，用来添加OUT端CL的暴露电荷，保持OUT端在周全导通周期内为高电平。

启动电路的传输特点瞬态反应在图4中给出。个中（a）为高涨沿瞬态反应，（b）为下落沿瞬态反应。从图4中能够看出，启动电路高涨沿显然分为了三个部份，离别对应三个上拉启动管起主宰影响的期间。1阶段为Q1、N4配合影响，输出电压敏捷抬升，2阶段为N4起主宰做，使输出电平到达VDD，3阶段为P5起主宰影响，保持输出高电平为VDD。并且还能够收缩高涨工夫，下落工夫餍足办事频次在兆赫兹级以上的请求。需求仔细的题目及仿真成果

电容Cboot的巨细确实定Cboot的最小值能够遵从下列法子肯定。在预充电周期内，电容Cboot上的电荷为VDDCboot。在A点的寄生电容（计为CA）上的电荷为VDDCA。于是在预充电周期内，A点的总电荷为Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A}（1）B点电位为GND，于是在B点的寄生电容Cpar上的电荷为0。在自举升压周期，为了使OUT端电压到达VDD，B点电位最低为VB＝VDD+Vthn。于是在B点的寄生电容Cpar上的电荷为Q_{B}=(V_{DD}+V_{thn})Cpar（2）疏忽MOS管P4源漏两头压降，此时Cboot上的电荷为VthnCboot，A点寄生电容CA的电荷为（VDD+Vthn）CA。A点的总电荷为QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A}（3）同时按照电荷守恒又有Q_{B}=Q_{A}-Q_{A2}（4）归纳式（1）～（4）可得C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A}（5）从式（5）中能够看出，Cboot随输入电压变小而变大，并且随B点电压VB变大而变大。而B点电压直接影响N4的导通电阻，也就影响启动电路的高涨工夫。于是在本质策画时，Cboot的取值要大于式（5）的祈望成果，如许能够抬高B点电压，低沉N4导通电阻，减小启动电路的高涨工夫。P2、P4的尺寸题目将公式（5）从新整治后得：V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar}（6）从式（6）中能够看出在自举升压周期内，A、B两点的寄生电容使得B点电位低沉。在本质策画时为了获得恰当的B点电位，除了添加Cboot巨细外，要尽可能减小A、B两点的寄生电容。在策画时，预充电PMOS管P2的尺寸尽大概的取小，以减小寄生电容CA。而关于B点的寄生电容Cpar来讲，主如果上拉启动管N4的栅极寄生电容，MOS管P4、N3的源漏极寄生电容只占一小部份。咱们在前方的剖析中疏忽了P4的源走电压，于是策画时就要尽可能的加大P4的宽长比，使其在自举升压周期内的源走电压很小能够疏忽。不过P4的尺寸以不能太大，要保证P4的源极寄生电容远远小于上拉启动管N4的栅极寄生电容。阱电位题目如图3所示，PMOS器件P2、P3、P4的N-well连贯到了自举升压节点A上。如许做的目标是，在自举升压周期内，防备他们的源/漏--阱结导通。并且这还能够防备在源/漏--阱正偏时形成由寄生SRC引发的闩锁形势。上拉启动管N4的阱偏置电位要接到它的源极，最佳不要直接接地。如许做的目标是消除衬底偏置效应对N4的影响。Hspice仿真考证成果启动电路基于SamsungAHPBiCMOS工艺策画并过程Hspice仿真考证。在表1中给出了电路在不同办事电压、不同负载前提下的高涨工夫tr和下落工夫tf的仿真成果。在图5中给了电路办事在输入电压1.5V、办事频次为5MHz、负载电容60pF前提下的输出波形。分离表1和图5能够看出，此启动电路能够在办事电压为1.5V，办事频次为5MHz，并且负载电容高达60pF的前提下寻常办事。它能够运用于低电压、高办事频次的DC－DC更动器中做为开关管的启动电路。

论断本文华纳自举升压电路，策画了一种BiCMOSTotem布局的启动电路。该电路基于SamsungAHPBiCMOS工艺策画，可在1.5V电压供电前提下寻常办事，并且在负载电容为60pF的前提下，办事频次可达5MHz以上。

更多出色，专心PCB手艺，请

转载请注明:http://www.aideyishus.com/lkzp/1154.html